

Высоконадежный модулярно-логарифмический процессор с реконфигурируемой архитектурой

И.П. Осинин

ФГУП «Российский федеральный ядерный центр – Всероссийский научно-исследовательский институт экспериментальной физики»

В статье представлена организация перспективного арифметического модулярно-логарифмического процессора. Ключевое отличие от аналогов состоит в использовании непозиционной системы счисления на базе однородных вычислительных сред, что распараллелило вычисления вплоть до разрядов операнда, существенно повысив скорость вычислений, а также привнесло ряд уникальных свойств, значительно повысив надежность процесса счета. Применение системы остаточных классов совместно с логарифмической системой счисления вместо плавающей точки позволило использовать диапазон представления чисел аналогичный формату IEEE-754, отка-завшись при этом от медленных операций округления и выравнивания порядков. Прототип процессора реализован в виде IP-блока софт-процессора на базе ПЛИС.

Ключевые слова: процессор, система остаточных классов, логарифмическая система счисления, реконфигурируемая архитектура, высоконадежные вычисления.

1. Введение

Крупные задачи, критичные к скорости вычислений, возникают в самых разнообразных областях: в различных сферах промышленности, моделирования климата, в физике, космологии и многих других. Их решение с использованием средств вычислительной техники требует постоянного повышения скорости вычислений, что особенно актуально при создании систем рекордной производительности. На сегодняшний день большинство этих задач решается с использованием кластерных решений.

При этом известны такие традиционные пути повышения быстродействия, как совершенствование техпроцесса, например, создание трехмерных транзисторов, совершенствование алгоритмов выполнения программ, например, распараллеливание вычислений. Однако резерв повышения производительности, заложен в ускорении выполнения самих вычислительных операций, например, при применении модулярной арифметики на базе системы остаточных классов (СОК). Естественный параллелизм устройств, функционирующих на основе СОК, позволяет распараллелить процесс вычислений, как на программном, так и на аппаратном уровне, а модульность и однородность обеспечивает эффективное проектирование структур в сверх-большом интегральном исполнении (СБИС). Научные работы Червякова Н.И., Акушского И.Я., Akio Sasaki, Garner H., Omondi A. посвящены этому направлению [1, 2].

При этом у СОК имеются и недостатки, среди которых медленное выполнение операций округление и деление, что существенно затрудняет применение плавающей точки. Решение, описанное в данной работе, состоит в применении логарифмической системы счисления (ЛСС), в которой отсутствует операция выравнивания порядков, а деление исходных чисел заменяется вычитанием их логарифмов. Основополагающий вклад внесли ученые Coleman J., Arnold M., Chester E., Lewis D. [3].

С другой стороны, конвейерным параллелизмом обладают однородные вычислительные среды (ОВС), то есть среды, аппаратура которых может реконфигурироваться, меняя свои функции, в зависимости от решаемых вычислительной системой задач. Это позволяет эффективно адаптировать архитектуру системы под структуру решаемой задачи, обеспечивая тем самым высокий уровень скорости вычислений. Данной тематике посвящен ряд работ отечественных и зарубежных ученых Варшавского В.И., Каляева И.А., Князькова В.С., Flynn M., Moore G., MacSorley L. [4]. В общем случае ОВС представляет собой массив вычислительных ячеек структуры, которые объединены регулярными связями. Её применение в вычислительном ядре

СБИС-процессора позволило практически пропорционально повышать производительность с увеличением числа ячеек в силу естественного параллелизма их работы.

Объединение в единой процессорной архитектуре рассмотренных форм естественного параллелизма приведено далее в данной статье:

- в пункте 1 (введение) приведена проблематика исследования и обзор близких по тематике работ;
- в пункте 2 рассмотрена общая организация архитектуры процессора, включающая арифметическое устройство, вычислительные ядра и преобразователи кодов;
- в пункте 3 рассмотрены средства повышения надежности вычислений на уровне архитектуры модулярно-логарифмического процессора;
- в пункте 4 описан прототип предлагаемого процессора, рассчитана его производительность и проведено сравнение с аналогами;
- в пункте 5 (заключение) приведено обобщение результатов, полученных в ходе данного исследования.

2. Организация архитектуры процессора

Параллелизм на уровне разрядов чисел в случае использования позиционной системы счисления (ПСС) существенно ограничен фактом распространения межразрядных переносов, что негативно сказывается на скорости его работы. Данный недостаток отсутствует в системе остаточных классов (СОК), где вычисления по каждому модулю (основанию) из базиса $\{p_1, p_2, \dots, p_n\}$ осуществляются независимо друг от друга.

Пример. Пусть СОК состоит из двух оснований $\{p_1=5, p_2=7\}$. Диапазон чисел ограничен произведением модулей $P = \prod_{i=1}^n p_i = 5 \cdot 7 = 35$. Преобразуем число – найдем остатки от деления на p_1 и p_2 , например, картеж $\{2,3\}$ является уникальным представлением числа 17. Остатки, обладая существенно меньшей разрядностью, могут суммироваться, либо умножаться параллельно:

$$\begin{aligned}
 & \left\{ \begin{aligned} 17_{10} &= \{2_{\text{mod}5}, 3_{\text{mod}7}\} \\ 12_{10} &= \{2_{\text{mod}5}, 5_{\text{mod}7}\} \end{aligned} \right. \\
 & 29_{10} = \overline{\{4_{\text{mod}5}, 1_{\text{mod}7}\}}
 \end{aligned}$$

2.1 Арифметическое устройство

В разработанном и запатентованном арифметическом устройстве [5] именно эта особенность стала первой плоскостью распараллеливания арифметических операций. Например, система модулей из рассмотренного примера ложится в два независимых вычислительных канала. В общем случае каналов может быть n – по количеству остатков СОК (рис. 1).




Рис. 1. Организация арифметического устройства

Важным преимуществом СОК является также то, что все основные арифметические операции могут выполняться также быстро как обычное суммирование. Для операций умножение и деление нацело это становится возможным при использовании входных и выходных таблиц подстановок (Look up table – LUT), осуществляющих однотактные преобразования операндов, вычисляя соответственно дискретные логарифмы $x_i = \left| \log_g a_i \right|_{p_i}$ и антилогарифмы $c_i = \left| g^{z_i} \right|_{p_i}$ в полях Галуа $GF(p)$, где a_i и z_i – i -ые остатки по модулю p_i , x_i и c_i – результаты преобразования i -ой входной и i -ой выходной таблицей соответственно, g – порождающий элемент поля $GF(p)$, $i \in [1, n]$.

Так как операция сложение остатков является основополагающей в разработанном арифметическом устройстве, её выполнение распараллелено во второй плоскости с помощью ОВС – квадратной матрицы размерностью $m+1$, где m – разрядность модуля i -го вычислительного канала. В такой систолической структуре (рис. 2 (а)) базовые элементы (рис. 2 (б)) соединены регулярными связями, образуя вычислительный конвейер.




Рис. 2. Организация: (а) однородной вычислительной среды, (б) базового элемента

Базовый элемент (БЭ) оптимизирован по аппаратным затратам, при этом время заполнения вычислительного конвейера ОВС составляет $T_{конв} = t_{БЭ} \cdot (m + 1)$, где m – разрядность модуля i -го вычислительного канала, $t_{БЭ} = \max\{t_{XOR}, t_{AND}\} + t_{DFF}$ – время срабатывания БЭ, которое складывается из времени работы логического элемента и D-триггера, $i \in [1, n]$, n – количество остатков СОК.

После заполнения конвейера время выполнения арифметической операции равно $t_{БЭ}$. Таким образом, первый уровень распараллеливания обеспечен независимым счетом по каждому модулю, второй уровень – конвейерным выполнением операций в ОВС. Ускорение в общем случае достигает k раз для операций сложение и вычитание и k^2 раз для операций умножение и деление нацело по сравнению с последовательными алгоритмами ПСС, где k – разрядность позиционных операндов.

2.2 Вычислительное ядро

Рассмотренное арифметическое устройство является частью вычислительного ядра (рис. 3), где для снижения задержек доступа к памяти используется иерархическая структура памяти с многократным расслоением доступа по каждому модулю. Помимо трехпортовой кэш-памяти (два порта – чтение, один – запись), имеются буферные очереди операндов и результата. Благодаря линейной структуре FIFO, они обладают высоким быстродействием, обеспечивая своевременную подкачку данных в арифметическое устройство.




Рис. 3. Организация вычислительного ядра

В разработанном модулярно-логарифмическом MIMD-процессоре таких вычислительных ядер может быть несколько. Рассмотрим вариант, когда их четыре, как представлено на рис 4. На исходные коды четырехядерного 32-разрядного процессора получено свидетельство о регистрации программы на языке программирования аппаратуры [6].




Рис. 4. Организация модулярно-логарифмического процессора

В системе команд процессора используется универсальный 64-разрядный формат (рис. 5), в котором присутствуют следующие поля:

- смещение в сегменте данных исходных операндов и результата;
- вид адресации;
- код операции;
- флаг векторной команды (команда будет применена к строке данных из 8 операндов).




Рис. 5. Формат команды

Используются следующие виды адресации:

- непосредственная (операнд в команде);
- регистровая прямая (первый операнд в регистре константы);
- относительная прямая (смещение указано в команде);
- индексная автоинкрементная (смещение в адресном счетчике).

Задействовано порядка 30 команд, среди которых:

- арифметические операции;
- управление процессом вычислений;
- передача управления прерываниям.

Ключевой особенностью процессора является динамическая реконфигурация числа ядер за счет уникальности набора оснований каждого вычислительного ядра. Ядра могут работать либо параллельно и независимо (32 бита), либо объединяться парами для удвоения точности (64 бита), либо объединяться в одно ядро для учетверения точности вычислений (128 бит). Это бывает необходимо для устранения ошибки переполнения разрядной сетки в процессе счета с помощью увеличения диапазона представления чисел.

Принадлежность числа в СОК к одному из четырех наборов оснований определяется двух-разрядным полем группа модулей в 32-разрядном формате данных (рис. 6).

31	24	23	16	15	9	8	2	1	0
Остаток по модулю p_4	Остаток по модулю p_3		Остаток по модулю p_2		Остаток по модулю p_1		Группа модулей		

Рис. 6. Формат данных

Для преобразования из одной группы модулей в другую (при передаче данных для вычисления на другом ядре) применяется преобразователь кодов, рассмотренный далее.

2.3 Преобразователь кодов

Наиболее значительным фактором, сдерживающим широкое распространение СОК, является медленное выполнение операций преобразования из позиционной системы и обратно, вычисление позиционной характеристики числа и некоторых других. Поэтому особую важность имеет повышение скорости их выполнения. Рассмотрим, за счет чего в процессоре происходит их ускорение на примере операции преобразования кодов СОК в ПСС. Одним из методов преобразования кода системы остаточных классов в позиционный код является способ преобразования через интервальную характеристику. Для этого используется выражение:

$$A = \left| \sum_{i=1}^n l_i \cdot a_i \right|_{p_i} \cdot p_i + a_i,$$

где A – позиционное представление числа, $l_i = \frac{p_i^{\varphi(p_i)} - 1}{p_i}$, a_i – i -ый остаток числа в СОК, n – количество оснований СОК, $\varphi(p_i)$ – функция Эйлера модуля p_i , $i \in [1;n]$. Данный способ удобен тем,

что позволяет вычислять интервальную характеристику числа. Она необходима при выполнении немодульных операций, требующих позиционного представления числа. Имея такую характеристику числа в СОК, преобразование в ПСС осуществляется за одну операцию умножение с суммированием (рис. 7). Как и коррекция по модулю, эта операция является частным случаем мультиоперандного суммирования, то есть суммирования нескольких слагаемых одновременно.




Рис. 7. Организация преобразователя кодов из СОК в ПСС

Разработанный мультиоперандный сумматор представляет собой систолическую структуру, функционирующую на базе арифметики разрядных срезов, которая также обладает естественным параллелизмом.

Массив слагаемых M представим приведенной ниже битовой матрицей A размерностью m строк и n столбцов, где m – число слагаемых, n – разрядность модулей чисел.

$$A = \begin{pmatrix} a_{1,n}, \dots, a_{1,2}, a_{1,1} \\ a_{2,n}, \dots, a_{2,2}, a_{2,1} \\ \dots \\ a_{m,n}, \dots, a_{m,2}, a_{m,1} \end{pmatrix}.$$

Предлагается выполнять обработку матрицы A не по строкам – скалярным значением слагаемых в двоичном представлении, как это реализуется в известных способах суммирования, а по столбцам – разрядным срезам SR_i чисел массива M , $i \in [1;n]$. Каждый разрядный срез является одномерным булевым вектором из m элементов.

Специализированная ОВС (рис. 8 (а)) выполняет подсчет количества единичных бит в разрядном срезе, подаваемом на входы x_i в параллельно-конвейерном режиме, после чего младший разряд подсчета становится разрядом искомой суммы (выход s), а остальные являются разрядами переноса в следующий разрядный срез SR_{i+1} , $i \in [1;n]$, n – разрядность модулей. Такая организация вычислений позволяет добиться повышения скорости вычислений в k раз по сравнению с традиционным последовательным способом, где k – количество слагаемых [7].




Рис. 8. Организация: (а) фрагмента ОВС для мультиоперандного суммирования, (б) базового элемента

Пример. Требуется вычислить сумму модулей четырех двоичных чисел: $a_1=00111_2$, $a_2=00101_2$, $a_3=00001_2$, $a_4=00111_2$. Тогда:

$$A = \begin{pmatrix} 00111 \\ 00101 \\ 00001 \\ 00111 \end{pmatrix}.$$

Битовая матрица A массива слагаемых содержит пять разрядных срезов: $SR_1=1111_2$, $SR_2=1001_2$, $SR_3=1101_2$, $SR_4=0000_2$, $SR_5=0000_2$. На первом этапе выполняется параллельное вычисление количества единиц B_i в них: $B_1=100_2$, $B_2=010_2$, $B_3=011_2$, $B_4=000_2$, $B_5=000_2$. Младший разряд B_1 является младшим разрядом $s_1=0$ итоговой суммы чисел. Затем вычисляется значение $B_2^*=(B_1 \rightarrow)+B_2=100_2$, где \rightarrow обозначает операцию сдвига двоичного числа на один разряд вправо. Младший разряд полученной суммы B_2^* является вторым $s_2=0$ разрядом искомой суммы S . В итоге серии аналогичных вычислений вычисляется искомая сумма $S(s_5, s_4, s_3, s_2, s_1)=10100_2$.

Важным моментом является использование тех же БЭ (рис. 8(б)), что и в ОВС, входящей в состав арифметического устройства. Это позволяет значительно повысить регулярность элементов процессора, что, в конечном счете, обеспечивает высокую технологичность в случае массового производства на базе СБИС. Однако, помимо естественного параллелизма, СОК обладает свойствами, повышающими надежность процесса вычислений. Средства, которые их реализуют в разработанном процессоре, приведены в следующем разделе.

3. Надежность вычислений

Надежность является одним из основных свойств любого вычислительного устройства, во многом определяющим его пригодность для использования по назначению. На сегодняшний день в супер-ЭВМ содержатся сотни тысяч и даже миллионы процессорных ядер. Сбои и отказы в таких системах приводят к тому, что алгоритм программы становится недетерминированным и в результате расчета можно получить разный результат при одинаковых наборах входных данных. Кроме того, существуют области вычислений, где ошибка в вычислениях может привести к фатальным последствиям. Например, к ним относятся задачи наведения ракет, управления атомной электростанцией, функционирования космических аппаратов и другие.

Существуют такие традиционные пути повышения надежности, как:

- резервирование на уровне компонент системы;
- дублирование вычислений;
- дополнительная обработка исключительных ситуаций и т.п.

Их недостаток состоит в том, что часть оборудования простаивает, либо дублирует работу, вплоть до отказа одного из компонентов системы. Данного недостатка можно избежать, внедрив средства повышения надежности на уровне архитектуры. Рассмотрим более подробно, как это реализовано в предлагаемом процессоре.

3.1 Средства повышения надежности модулярно-логарифмического процессора

Сочетание корректирующих свойств системы остаточных классов и динамической реконфигурации ОВС позволили реализовать следующие средства повышения надежности.

Во-первых, это выявление и исправление ошибок за счет расширения вычислительного диапазона путем назначения одного или нескольких вычислительных каналов в качестве контрольных (рис. 9). Доказано [1], что при возникновении ошибки, результат операции окажется в запрещенном контрольном интервале. Причем, в процессоре применен механизм, локализирующий вычислительный канал, где произошел сбой. В случае подобного сбоя происходит исправление ошибки путем вычисления верного остатка результата в канале и инкремент счетчика ошибок вычислительного канала.




Рис. 9. Отображение областей чисел динамического диапазона

Во-вторых, при превышении заданного порога в счетчике ошибок возникает ситуация отказа и канал блокируется. Однако в отличие от повсеместно распространенных универсальных вычислительных устройств, модулярно-логарифмический процессор (МЛП) продолжает работу, сокращается лишь диапазон представления чисел. Если при этом нельзя снизить точность вычислений, то можно использовать вычислительные каналы другого ядра, в том числе и контрольные (рис. 10). Такая реконфигурация позволяет создать процессор, устойчивый к постепенной деградации. В пределе, вычисления будут продолжаться, пока хотя бы один вычислительный канал будет работоспособен. При этом разрядность обрабатываемых чисел будет равна разрядности канала.




Рис. 10. Замена отказавших вычислительных каналов путем реконфигурации

В-третьих, рассмотренная в п.2.2 динамическая реконфигурация числа ядер позволяет управлять разрядностью операндов для устранения ошибок переполнения разрядной сетки. Затем, при необходимости, разрядность чисел может быть понижена до исходной.

В-четвертых, на базе предложенного процессора имеется возможность реализовать совершенно новые подходы в области аппаратного шифрования данных, например, можно настолько быстро менять параметры остатков, чтобы период действия ключа на базе текущих параметров был меньше минимального времени его вскрытия [2].

Кроме того, в процессе счета могут возникать неявные ошибки, связанные с округлением чисел в процессе вычислений по стандарту IEEE-754. К тому же работа с плавающей точкой связана с делением чисел, что негативно сказывается на скорости выполнения операций в СОК, так как данная операция является немодульной. Эти причины привели к необходимости применения аналога плавающей точки – логарифмической системы счисления (ЛСС), где в процессе вычислений отсутствуют фазы нормализации и денормализации, что избавляет от ошибок округления и необходимости деления на степень двойки.

3.2 Модулярно-логарифмический формат данных

Любое вещественное число a представлено в ЛСС его знаком и двоичным логарифмом его абсолютной величины:

$$L(a) = \begin{cases} \log_2 |c \cdot a|, & \text{если } |a| > c^{-1}, \\ 0, & \text{если } |a| \leq c^{-1}, \end{cases}$$

где c – константа для представления чисел диапазона $(0,1)$. Такое представление чисел позволяет производить вычисления не с вещественными числами, а с их логарифмами, причем операции умножение и деление заменяются операциями сложение и вычитание логарифмов соответственно, а возведение в степень и извлечение корня – операциями умножение и деление логарифмов соответственно. Этот факт позволяет значительно ускорить выполнение перечисленных операций по сравнению с плавающей точкой.

Однако за это приходится расплачиваться более сложным выполнением операций сложение и вычитание вещественных чисел x и y :

$$\log_2(x \pm y) = \log_2 x + \log_2(1 \pm 2^{\log_2 y - \log_2 x}),$$

которые реализованы в предложенном процессоре с помощью аппаратной реализации алгоритма квадратичной интерполяции.

Перевод вещественного числа в модулярно-логарифмический формат (рис. 11) проходит в два этапа:

- порядок числа с плавающей точкой становится целой частью двоичного логарифма;
- вычисляется логарифм мантиссы вещественного числа, который является дробной частью логарифма;
- логарифмический код числа, состоящий из целой и дробной части логарифма, преобразуется в СОК как единое целое число;
- в старший разряд числа записывается знак вещественного числа без изменений.




Рис. 11. Модулярно-логарифмический формат данных

3.3 Оценка надежности модулярно-логарифмического процессора

При построении надежностных характеристик предположим, что:

- в начальный момент времени в каждом из 4 вычислительных ядер имеется $n=k+r$ каналов, где $k=4$ – количество информационных каналов, $r=1$ – количество контрольных каналов;

- минимальное количество каналов, необходимых для функционирования процессора k ;
- отказ более чем $3 \cdot k + 4 \cdot r$ каналов является отказом всего процессора;
- отказавшие каналы не восстанавливают работоспособность;
- отказы каналов являются статистически независимыми событиями.

Таким образом, надежностная структура процессора соответствует модели скользящего резервирования, где резервные элементы находятся в нагруженном состоянии [1]. Тогда вероятности безотказной работы:

$$R_{МЛП} = \sum_0^{3k+4r} P^{4(k+r)-i} \cdot (1-P)^i,$$

где $P(t) = e^{-\lambda t}$ – вероятность безотказной работы канала, λ – интенсивность его отказа.

Определение и оперативная коррекция ошибок в ПСС возможна лишь при условии одновременной работы нескольких устройств по принципу голосования, например, «2 из 3». Вероятность безотказной работы такой системы:

$$R_{ПСС} = 3 \cdot P_{ПСС}^2 - 2 \cdot P_{ПСС}^3,$$

где $P_{ПСС}(t) = e^{-n\lambda_{ПСС}t}$, $\lambda_{ПСС}$ – интенсивность отказа одного разряда, n – разрядность позиционного процессора.

Результаты расчета надежности в течении $t=2000$ часов функционирования представлены графически на рис. 12. Анализ полученных зависимостей свидетельствует о преимуществе в надежности модулярно-логарифмического процессора. Например, при интенсивности отказов $\lambda=2 \cdot 10^{-6}$ он обеспечивает вероятность безотказной работы $R=0,5$; тогда как позиционный процессор $R=0,1$. Избыточность аппаратных затрат составляет 25% и 66% соответственно.




Рис. 12. Модулярно-логарифмический формат данных

4. Прототип и оценка производительности процессора

На данный момент модулярно-логарифмический процессор существует в виде прототипа – IP-блока RISC-процессора NIOS на базе программируемой логической интегральной схемы (ПЛИС). Данный выбор обусловлен простотой реализации, так как можно использовать уже готовые функциональные блоки процессора NIOS, дополняя его систему команд и используя уже готовый компилятор, для написания и отладки программ.

Проектирование функциональных схем процессора проводилось в САПР Quartus II Web Edition фирмы Altera. Отладка и тестирование выполнялось на базе платы с ПЛИС Altera Cyclone V.

Так как элементные базы ПЛИС и СБИС существенно отличаются по скоростным характеристикам, то при сравнительной оценке целесообразно использовать количество операций за такт работы устройства. Аппаратные затраты блоков векторных расширений универсальных процессоров оценены приблизительно по изображениям планировки функциональных блоков (floorplan).

Предложенный процессор выполняет до четырех операций за такт и при увеличении вычислительных каналов способен догнать по числу операций за такт блок векторного расширения Intel AVX семейства Sandy Bridge при сопоставимых аппаратных затратах (рис. 13 (а)) [8].

Кроме того, на рис. 13 (б) проведено сравнение характеристик одного вычислительного ядра МЛП (32 бита) с софт-процессором NIOS, к которому подключен разработанный IP-блок. Из рисунка видно, что процессору NIOS требуется 3 такта для выполнения целочисленной операции и пять тактов для вещественной, тогда как вычислительному ядру МЛП необходим один такт для выполнения арифметической операции за такт, независимо от типа данных. Аппаратные затраты приведены в количестве адаптивных логических модулей (adaptive logic module - ALM), необходимых для генерации устройства на базе ПЛИС Cyclone V.




Рис. 13. Оценка временных и аппаратных затрат МЛП в сравнении с:

(а) векторными расширениями СБИС-процессоров Intel и ARM, (б) ПЛИС-процессором NIOS

Помимо универсальных процессоров, у МЛП существуют специализированные аналоги. Например, модулярный нейропроцессор, разработанный в Ставропольском военном институте связи [1]. Ключевое отличие МЛП от него состоит в применении ОВС вместо нейросетей, а также наличии блока обработки вещественных чисел на базе логарифмической системы счисления. Другой аналог – «European Logarithmic Microprocessor», разработанный в университете Ньюкасл [3] и функционирующий на базе ЛСС. Ключевое отличие МЛП состоит в применении СОК и ОВС для распараллеливания вычислений на уровне разрядов чисел.

5. Заключение

Таким образом, в представленном модулярно-логарифмическом процессоре заложен потенциал параллельного счета и обеспечения отказоустойчивости на уровне архитектуры, что делает актуальным его применение для расчета задач, критичных не только к скорости, но и к надежности вычислений.

Высокая производительность достигается за счет:

- распараллеливания арифметических операций на уровне остатков непозиционной системы счисления;
- параллельно-конвейерной обработки каждого модуля в однородной вычислительной среде;
- замены операций умножение и деление вещественных чисел операциями сложение и вычитание соответственно, благодаря свойствам логарифмов.

Надежность вычислений обеспечивается:

- обнаружением и коррекцией ошибок;
- устойчивостью к постепенной деградации оборудования;

- динамической реконфигурацией числа ядер для управления разрядностью вычислений;
- отсутствием ошибок округления за счет применения ЛСС.

Текущая реализация в виде IP-блока софт-процессора подтверждает реализуемость архитектурных особенностей, описанных в данной статье. В перспективе такой процессор может быть создан не только в качестве дополнения системы на кристалле, но и как самостоятельное устройство. Например, в виде арифметического ускорителя, подключаемого к компьютеру с традиционной архитектурой, либо в качестве центрального процессора на базе СБИС. В любом из этих вариантов высокая производительность, масштабируемость и реконфигурируемость достигается за счет применения однородных вычислительных сред, функционирующих в базе системы остаточных классов и логарифмической системы счисления.

Сферами применения МЛП являются:

- высокопроизводительные вычисления, требующие работы с большой разрядностью данных (задачи моделирования климата, исследование электромагнитного рассеяния, исследование орбитальной эволюции небесных тел и другие), где за счет распараллеливания счёта на множество независимых остатков достигается прирост производительности по сравнению с известными аналогами;
- высоконадёжные вычисления, требующие постоянного контроля правильности вычислений (задачи наведения ракет, управления атомной электростанцией, функционирования космических аппаратов и подобные), где за счёт применения корректирующих свойств СОК достигается уменьшение аппаратных затрат по сравнению с аналогами.

Литература

1. Червяков Н.И. Модулярные параллельные вычислительные структуры нейропроцессорных систем. Москва: Изд-во Физматлит, 2003. 288 с.
2. Магомедов Ш.Г. Передача и прием данных в вычислительных устройствах с использованием системы остаточных классов. URL: <http://www.mathnet.ru/vagtu355> (дата обращения: 24.10.2015).
3. Coleman J.N., Chester E.I. Arithmetic on the European Logarithmic Microprocessor // IEEE Transactions on Computers. 2000. Vol. 49, No. 7. P. 702–715.
4. Каляев И.А. Реконфигурируемые мультиконвейерные вычислительные структуры. Ростов-на-Дону: Изд-во ЮНЦ РАН, 2008, 320 с.
5. Осинин И.П., Князьков В.С. Ячейка однородной вычислительной среды, однородная вычислительная среда и устройство для конвейерных арифметических вычислений по заданному модулю // Патент 2477513 РФ. МПК G06F7/72. опубл. 10.03.2013г. Бюл. №7.
6. Осинин И.П., Князьков В.С. Организация параллельно-конвейерной СБИС-структуры с реконфигурируемой микроядерной архитектурой // Известия высших учебных заведений. Поволжский регион. Серия: Технические науки. 2013. №3. С. 74–83.
7. Осинин И.П., Князьков В.С. Способ организации вычислений суммы n m -разрядных чисел // Патент 2491612 РФ. МПК G06F7/50. опубл. 27.08.2013г., Бюл. №24.
8. Осинин И. П., Князьков В.С. Концепция разрядно-параллельного арифметико-логического устройства на базе СБИС-структур. Супервычисления и математическое моделирование: Труды международной научной конференции (Саров, 1–5 октября 2012 г.). Саров: Издательский центр РФЯЦ-ВНИИЭФ, 2013. С. 449-458.

The highly reliable modular-logarithmic processor with reconfigurable architecture

I.P. Osinin

The Russian Federal Nuclear Center – All-Russian Scientific Research Institute of Experimental Physics (RFNC-VNIIEF)

The article describes the organization of perspective modular-logarithmic processor. The key difference from analogues is to use non-positional number system based on homogeneous computing environments that parallelize computations until operand bits, increasing the speed of calculations, and also has introduced a number of unique properties that significantly improve the reliability of computations. Application of residual classes in conjunction with the logarithmic number system instead of the floating-point allowed us to use range of the representation the same IEEE-754 format, while refusing the slow operation of rounding and smoothing orders. The prototype of processor is implemented in the view of IP-block of soft processor based on FPGA.

Keywords: processor, RNS, LNS, reconfigurable architecture, highly reliable computing.

References

1. Chervyakov N.I. *Modulyarnye parallel'nye vychislitel'nye struktury neyroprotses-sornykh sistem* [Modular structure of the parallel computing systems neuroprocessor]. Moscow: Publishing Fizmatlit, 2003. 288 p.
2. Magometov Sh.G. *Peredacha i priem dannykh v vychislitel'nykh ustroystvakh s ispol'zovaniem sistemy ostatochnykh klassov* [Sending and receiving data in computing devices using residue number system]. URL: [http:// www.mathnet.ru/vagtu355](http://www.mathnet.ru/vagtu355) (accessed: 24.10.2015).
3. Coleman J.N., Chester E.I. *Arithmetic on the European Logarithmic Microprocessor* // IEEE Transactions on Computers. 2000. Vol. 49, No. 7. P. 702–715.
4. Kalyaev I.A. *Rekonfiguriruemye mul'tikonveyernye vychislitel'nye struktury* [Reconfigurable computing multipipelined structure]. // Rostov-na-Donu: Publishing Southern Scientific Center of the Russian Academy of Sciences, 2008. 320 p.
5. Osinin I.P., Knyaz'kov V.S. *Yacheyka odnorodnoy vychislitel'noy sredy, odnorodnaya vychislitel'naya sreda i ustroystvo dlya konveyernykh arifmeticheskikh vychisleniy po zadannomu modulyu* [Cell homogeneous computing environment, homogeneous computing environment and a device for conveying arithmetic for a given module]. Patent 2477513 Russian Federation. G06F7/72. Published 10.03.2013. Vol. 7.
6. Osinin I.P., Knyaz'kov V.S. *Organizatsiya parallel'no-konveyernoy SBIS-struktury s rekonfiguriruemoy mikroyadernoy arkhitekturoy* [The organization of parallel-pipelined VLSI structures with reconfigurable microkernel architecture]. *Izvestiya vysshikh uchebnykh zavedeniy. Povolzhskiy region. Seriya: Tekhnicheskie nauki.* [Proceedings of the higher educational institutions. Volga region. Series: Technical science]. 2013. Vol. 3. P. 74–83.
7. Osinin I.P., Knyaz'kov V.S. *Sposob organizatsii vychisleniy summy n m-razryadnykh chisel* [A method of computing the amount of the organization n m-bit numbers]. Patent 2491612 Russian Federation. G06F7/50. Published 27.08.2013. Vol. 24.
8. Osinin I. P., Knyaz'kov V.S. *Kontseptsiya razryadno-parallel'nogo arifmetiko-logicheskogo ustroystva na baze SBIS-struktur* [Osinin SP., Knyazkov VS Concept-bit parallel ALU based on VLSI structures]. *Supervychisleniya i matematicheskoe modelirovanie: Trudy mezhdunarodnoy nauchnoy konferentsii (Sarov, 1–5 oktyabrya 2012)* [Supercomputing and Mathe-

mathematical Modeling: Proceedings of the International Scientific Conference (Sarov, Russia, October, 1–5, 2012)]. Sarov: Publishing of the RFNC-VNIIEF, 2013. P. 449-458.