<!DOCTYPE article PUBLIC "-//NLM//DTD JATS (Z39.96) Journal Archiving and Interchange DTD v1.0 20120330//EN" "JATS-archivearticle1.dtd">
<article xmlns:xlink="http://www.w3.org/1999/xlink">
  <front>
    <journal-meta />
    <article-meta>
      <title-group>
        <article-title>Реконфигурируемая вычислительная система на основе ПЛИС Virtex UltraScale с жидкостным охлаждением*</article-title>
      </title-group>
      <pub-date>
        <year>2016</year>
      </pub-date>
      <fpage>221</fpage>
      <lpage>230</lpage>
      <abstract>
        <p>В статье рассматриваются архитектура, компоновка и сравнительные технические характеристики перспективных реконфигурируемых вычислительных систем (РВС) на основе программируемых логических интегральных схем (ПЛИС) семейства Xilinx Virtex UltraScale c жидкостным охлаждением. В статье приводятся результаты расчетов, макетирования и экспериментальной проверки основных технических решений созданного вычислительного модуля. Рассматриваются технологии построения высокопроизводительных вычислительных систем с помощью вычислительного модуля с жидкостным охлаждением. РВС нового поколения на основе вычислительного модуля с жидкостным охлаждением позволяют достичь производительности 1 Пфлопс в стандартном вычислительном шкафу высотой 47U при потребляемой мощности 150 кВт, обеспечивая, тем самым, существенное преимущество по таким технико-экономическим параметрам, как реальная и удельная производительность, энергоэффективность, массогабаритные характеристики и другим по сравнению с аналогичными системами. Ключевые слова: реконфигурируемые вычислительные системы, программируемые логические интегральные схемы, жидкостное охлаждение, вычислительный модуль, высокопроизводительные вычислительные системы, реальная и удельная производительность, энергоэффективность.</p>
      </abstract>
    </article-meta>
  </front>
  <body>
    <sec id="sec-1">
      <title>-</title>
      <p>кристаллов ПЛИС, объединенных в вычислительные поля посредством высокоскоростных
каналов передачи данных.</p>
      <p>Спектр выпускаемых и проектируемых изделий достаточно широк: от полностью
автономных малогабаритных реконфигурируемых ускорителей (вычислительных блоков),
вычислительных модулей в настольном или стоечном конструктивном исполнении до вычислительных
систем, состоящих из нескольких вычислительных шкафов, размещаемых в специально
оборудованном машинном зале.</p>
      <p>Реконфигурируемые вычислительные системы, содержащие большие вычислительные
поля ПЛИС, находят применение для решения вычислительно трудоемких задач в различных
областях науки и техники, поскольку обладают рядом существенных преимуществ по сравнению
с многопроцессорными вычислительными системами кластерной архитектуры: высокими
реальной и удельной производительностями, высокой энергоэффективностью и др.
2. Перспективные реконфигурируемые системы на основе ПЛИС
Xilinx UltraScale</p>
      <p>В 2010-2014 годах для построения реконфигурируемых вычислительных систем (РВС)
использовалась открытая масштабируемая архитектура[], которая позволила существенно
увеличить плотность компоновки кристаллов ПЛИС семейств Xilinx Virtex-5, Virtex-6 и Virtex-7 в
вычислительном модуле. Дальнейшим развитием открытой масштабируемой архитектуры [7]
является использование в новых разрабатываемых изделиях перспективной элементной базы –
ПЛИС Xilinx нового поколения семейства UltraScale, выполненных по технологии 20 нм и
обладающих сниженным энергопотреблением и повышенным быстродействием по сравнению с
ПЛИС Xilinx Virtex-7.</p>
      <p>Переход к использованию семейства UltraScale, несмотря на снижение энергопотребления
кристаллов Virtex UltraScale по сравнению с Virtex-7 в пересчете на 1 миллион эквивалентных
вентилей, требует существенного повышения эффективности системы охлаждения
вычислительного модуля. Одним из последних вычислительных модулей с воздушным охлаждением
является реконфигурируемый вычислительный блок «Калеано-U», который придет на смену
серийно выпускаемым РВБ «Калеано-К» и «Калеано-V».
2.1 Реконфигурируемый вычислительный блок на основе ПЛИС UltraScale
РВБ «Калеано-U» выполнен в конструктиве высотой 1U, но, в отличие от своих
предшественников «Калеано-К» и «Калеано-V»[], содержит четыре ПЛИС Xilinx UltraScale XCVU095
объемом 95 млн. эквивалентных вентилей каждая, что позволит создать вычислительное поле
общим объемом 380 млн. эквивалентных вентилей. Структурная схема РВБ «Калеано-U» и
эскиз компоновки платы показаны на рис. 1.</p>
      <p>а)
б)
Рис. 1. РВБ «Калеано-U» (а - структурная схема, б - эскиз компоновки платы РВБ)
На рис. 1 обозначены:
- DD1-DD4 – вычислительные ПЛИС Xilinx UltraScale XCVU095;
- DD5 – ПЛИС контроллера ПВМ Xilinx UltraScale XCKU040;
- A1-A9 – модули распределенной памяти;
- X2-X4, X7-X12 – разъемы различных типов интерфейсов.</p>
      <p>По сравнению с предыдущей версией РВБ «Калеано-V» производительность РВБ
«Калеано-U» возрастет в 1,7–1,8 раза при увеличении потребляемой мощности не более чем в 1,3 раза.
2.2 РВС с жидкостным охлаждением на основе ПЛИС UltraScale
ствами:</p>
      <p>- Нечувствительность к протечкам и их последствиям, возможность эксплуатации
системы даже при наличии местных протечек хладагента;</p>
      <p>- Нечувствительность к климатическим характеристикам помещения вычислительного
зала;</p>
      <p>- решение проблемы охлаждения остальных элементов РВС, т.к плата вычислительного
модуля погружена в хладагент;
- возможность изменения конфигурации платы вычислительного модуля без изменения
системы охлаждения;</p>
      <p>- простота гидравлической балансировки системы благодаря отсутствию сложной
системы коллекторов;</p>
      <p>- возможность использования как унифицированных механизмов, узлов и деталей для
гидравлических систем общего машиностроения, так и накопленного опыта эксплуатации
электрооборудования с использованием трансформаторных масел;
- повышение общей надежности системы жидкостного охлаждения.</p>
      <p>Вместе с тем, недостатками систем жидкостного охлаждения открытого типа являются:
- необходимость дополнительного насосного и теплообменного оборудования для
улучшения теплотехнических свойств (теплопроводность, теплоемкость, вязкость) хладагента, в
роли которого используются специальные диэлектрические органические жидкости;
- необходимость обучения обслуживающего персонала и соблюдение повышенных мер
безопасности при работе с хладагентом;</p>
      <p>- необходимость более частой очистки помещения машинного зала из-за высокой
проникающей способности хладагента, особенно в случае протечки;</p>
      <p>- необходимость специальной оснастки для регламентных и аварийных
эксплуатационных операций (монтаж/демонтаж вычислительного модуля, залив/слив хладагента и т.д.);
- повышение стоимости эксплуатации из-за необходимости регулярной замены
хладагента по истечении срока службы и необходимость организации учета (транспортирование, прием,
учет, хранение, выдача, утилизация хладагента и т. д.) хладагента в организации.
Рис. 2. Эскиз вычислительной системы на основе жидкостного охлаждения (а - эскиз ВМ «Скат-8»,
б - эскиз вычислительной стойки на основе ВМ «Скат-8»)
Таблица 1. Производительность и потребляемая мощность перспективной РВС на основе
ПЛИС Xilinx UltraScale
Характеристика
Производительность ВМ «Скат-8»
Производительность вычислительной стойки на основе ВМ «Скат-8»
Потребляемая мощность ВМ «Скат-8»
Потребляемая мощность вычислительной стойки на основе ВМ «Скат-8»</p>
      <p>На основе производимых в «НИЦ СЭ и НК» реконфигурируемых систем можно
проследить темпы роста производительности РВС при переходе от семейства к семейству ПЛИС
(таблица 2).</p>
      <p>Таблица 2. Производительность реконфигурируемых суперЭВМ
Изделие, год выпуска, семейство ПЛИС
«Орион-5», 2009 год, Virtex-5
«Ригель», 2010/2012 год, Virtex-6
«Тайгета», 2012/2013 год, Virtex-7
«Скат», 2015/2016 год, UltraScale
Производитель</p>
      <p>ность платы
Pi32/Pi64, Гфлопс
Производитель</p>
      <p>ность ВМ</p>
      <p>Pi32/Pi64, Гфлопс
250/85
400/125
Таким образом, для разработки РВС с жидкостным охлаждением открытого типа в основу
критериев проектирования вычислительного модуля нового поколения были положены
следующие принципы:</p>
      <p>- основой конфигурации вычислительного шкафа является вычислительный модуль с
размерами 3U на 19" и автономной циркуляцией охлаждающей жидкости;</p>
      <p>- в одном вычислительном шкафу должно размещаться не менее 12 вычислительных
модулей с жидкостным охлаждением;</p>
      <p>- в одном вычислительном модуле должно размещаться до 16 плат с установленными на
них кристаллами ПЛИС;
- на каждой плате РВС должно быть размещено до 8 ПЛИС с выделяемым тепловым
потоком до 100 Вт от каждой ПЛИС;</p>
      <p>- для охлаждения жидкости должна использоваться традиционная система водяного
охлаждения на базе промышленных чиллеров;</p>
      <p>На рис. 3 представлен первый образец вычислительного модуля с жидкостным
охлаждением «Скат», на рис. 4 - доработанный образец вычислительного модуля с предназначенным для
перекачки углеводородов насосом.</p>
      <p>Рис. 3. Первый образец системы «Скат»
Рис. 4. Доработанный образец системы «Скат»
В настоящее время проводится опытная эксплуатация созданного технологического
образца вычислительного модуля «Скат» с жидкостным охлаждением с целью определения
предельно допустимых значений эксплуатационных параметров при различных
предполагаемых режимах эксплуатации (рис. 5).</p>
      <p>Рис. 5. Опытная эксплуатация технологического образца вычислительного модуля системы «Скат»
На основе представленного конструктивного исполнения в 2015-2016 годах будут созданы
сверхпроизводительные вычислительные комплексы, в которых обеспечивается эффективное
охлаждение вычислительных ПЛИС как семейства UltraScale, так и следующего
прогнозируемого семейства ПЛИС. Требования к новой конструкции РВС для жидкостного охлаждения:
- для охлаждения жидкости должна использоваться традиционная система водяного
охлаждения на базе промышленных чиллеров;
- основой конфигурации серверной является базовый модуль с размерами 3U на 19" и
автономной циркуляцией охлаждающей жидкости;
- в одной серверной стойке должно размещаться не менее 12 модулей;
- в одном базовом модуле должно размещаться до 16 плат РВС;
- на каждой плате РВС размещено 8 ПЛИС с выделяемым тепловым потоком до 100 Вт от
каждой ПЛИС.
5. Заключение</p>
      <p>ПЛИС как элементная база реконфигурируемых суперЭВМ, согласно данным таблицы 3,
обеспечивают устойчивый, близкий к линейному, рост производительности РВС, открывая
новые перспективы по созданию суперкомпьютеров петафлопсной производительности. Можно
утверждать, что конструктивные решения, положенные в основу перспективных
вычислительных модулей на основе ПЛИС Xilinx Virtex UltraScale, позволят сосредоточить в пределах
одной вычислительной стойки высотой 47U мощный вычислительный ресурс и обеспечить
удельную производительность РВС на основе ПЛИС Xilinx Virtex UltraScale на уровне лучших
мировых показателей для суперЭВМ с кластерной архитектурой. Это позволяет рассматривать
РВС на основе ПЛИС Xilinx Virtex UltraScale как основу для создания
высокопроизводительных вычислительных комплексов нового поколения, обеспечивающих высокую эффективность
вычислений и близкий к линейному рост производительности при наращивании
вычислительного ресурса.
Литература
10. Libero IDE v9.1 User’s Guide. Actel Corporation 2010.
Reconfigurable computer system based on Virtex UltraScale</p>
      <p>FPGAs with liquid cooling</p>
      <p>I.I. Levin1, A.I. Dordopulo2, Y.I. Doronchenko1, M.K. Raskladkin1
The paper covers architecture, circuit layout and comparative technical characteristics of
the next-generation reconfigurable computer systems (RCS) based on Xilinx Virtex
UltraScale FPGAs with liquid cooling. The paper contains results of design, prototyping and
experimental testing of the principal technical solutions of the created computational
module, and deals with the design technology of high-performance computer systems with the
help of computational module with liquid cooling. The next-generation RCSs based on the
computational module with liquid cooling provide the performance of 1 PetaFlops in a
standard 47U computational cabinet with the power of 150 kWatt, and a considerable gain
in such technical and economic parameters as real and specific performance, power
efficiency, mass and dimension characteristics and others in comparison with similar systems.</p>
      <p>Keywords: reconfigurable computer systems, FPGA, liquid cooling, computational module,
high-performance computer systems, real and specific performance, power efficiency.
10. Libero IDE v9.1 User’s Guide. Actel Corporation 2010.
12. http://www.altera.com/literature/lit-opencl-sdk.jsp (accessed: 27.11.2015)
13. http://www.mitrionics.com (accessed: 27.11.2015)</p>
    </sec>
  </body>
  <back>
    <ref-list>
      <ref id="ref1">
        <mixed-citation>
          <string-name>
            <surname>Kalyaev</surname>
            <given-names>I.A.</given-names>
          </string-name>
          ,
          <string-name>
            <surname>Levin</surname>
            <given-names>I.I.</given-names>
          </string-name>
          ,
          <string-name>
            <surname>Semernikov</surname>
            <given-names>E.A.</given-names>
          </string-name>
          ,
          <string-name>
            <surname>Shmoilov</surname>
            <given-names>V.I.</given-names>
          </string-name>
          <article-title>Rekonfiguriruyemiye multikonveyerniye vichislitelniye struktury. [Reconfigurable multipipeline computing structures] 2nd edition, revised and supplemented</article-title>
          .
          <source>Edited by I.A. Kalyaev. Rostov-on-Don: SSC RAS Publishing</source>
          ,
          <year>2009</year>
          . 344 pp.
        </mixed-citation>
      </ref>
      <ref id="ref2">
        <mixed-citation>
          2. http://www.nallatech.
          <source>com (accessed: 27.11</source>
          .
          <year>2015</year>
          )
          <article-title>3</article-title>
          . http://picocomputing.
          <source>com (accessed: 27.11</source>
          .
          <year>2015</year>
          )
          <article-title>4</article-title>
          . http://www.conveycomputer.
          <source>com (accessed: 27.11</source>
          .
          <year>2015</year>
          )
          <article-title>5</article-title>
          . http://www.maxeler.
          <source>com (accessed: 27.11</source>
          .
          <year>2015</year>
          )
          <article-title>6</article-title>
          . http://www.srccomp.
          <source>com (accessed: 27.11</source>
          .
          <year>2015</year>
          )
          <article-title>7</article-title>
          .
          <string-name>
            <surname>Levin</surname>
            <given-names>I.I.</given-names>
          </string-name>
          <article-title>Rekonfiguriruyemiye vychislitelniye sistemy s otkrytoi masshtabiruyemoi arkhitekturoi. [Reconfigurable computer systems with open scalable architecture] Parallelniye vychisleniya i zadachi upravlenia (PACO'</article-title>
          <year>2010</year>
          )
          <article-title>: Trudy Pyatoi Mezhdunarodnoi konferentsii</article-title>
          (Moskva,
          <volume>24</volume>
          <fpage>oktyabrya</fpage>
          -29 oktyabrya,
          <year>2010</year>
          ).
          <article-title>[Parallel calculations and problems of control (PACO'</article-title>
          <year>2010</year>
          ): Proceedings of the Fifth International Conference (Moscow, 24 October-29
          <string-name>
            <surname>October</surname>
          </string-name>
          ,
          <year>2010</year>
          )] М.:
          <source>Russian Academy of Sciences Trapeznikov Institute of Control Problems</source>
          ,
          <year>2010</year>
          .
          <fpage>83</fpage>
          -95 pp.
        </mixed-citation>
      </ref>
      <ref id="ref3">
        <mixed-citation>
          8.
          <string-name>
            <surname>Zotov</surname>
            <given-names>V.Y.</given-names>
          </string-name>
          <article-title>Projektirovaniye tsifrovykh ustroistv na osnove PLIS firmy XILINX v SAPR WebPACK ISE</article-title>
          . [
          <article-title>Design of digital devices based on XILINX FPGAs in WebPACK ISE] М.: Goryachaya liniya-</article-title>
          <string-name>
            <surname>Telekom</surname>
          </string-name>
          ,
          <year>2003</year>
          . 624 pp.
        </mixed-citation>
      </ref>
      <ref id="ref4">
        <mixed-citation>
          <source>Quartus II Handbook Version 10.1 Volume 1: Design and Synthesis</source>
          .
          <source>Altera Corporation</source>
          <year>2010</year>
          .
        </mixed-citation>
      </ref>
      <ref id="ref5">
        <mixed-citation>
          11.
          <article-title>Projektirovaniye dlya PLIS Xilinx s primeneniyem yazikov visokogo urovnya v srede Vivado HLS. [Design for Xilinx FPGAs using high-level languages in Vivado HLS]</article-title>
          .
          <source>Komponenty i tekhnologii</source>
          ,
          <year>2013</year>
          . №
          <fpage>12</fpage>
          . [Components and technologies,
          <year>2013</year>
          . №12.]
          <fpage>14</fpage>
          .
          <string-name>
            <surname>Kalyaev</surname>
            <given-names>I.A.</given-names>
          </string-name>
          ,
          <string-name>
            <surname>Levin</surname>
            <given-names>I.I.</given-names>
          </string-name>
          ,
          <string-name>
            <surname>Dordopulo</surname>
            <given-names>A.I.</given-names>
          </string-name>
          , Slasten L.M.
          <source>Reconfigurable Computer Systems Based on Virtex-6 and Virtex-7 FPGAs. IFAC Proceedings Volumes, Programmable Devices and Embedded Systems</source>
          , Volume №
          <volume>12</volume>
          , part №1,
          <year>2013</year>
          . Рр.
          <volume>210</volume>
          -
          <fpage>214</fpage>
          .
        </mixed-citation>
      </ref>
      <ref id="ref6">
        <mixed-citation>
          15.
          <string-name>
            <surname>Igor</surname>
            <given-names>A.</given-names>
          </string-name>
          <string-name>
            <surname>Kalyaev</surname>
            ,
            <given-names>Ilya I. Levin</given-names>
          </string-name>
          ,
          <string-name>
            <given-names>Alexey I. Dordopulo</given-names>
            ,
            <surname>Liuba</surname>
          </string-name>
          <string-name>
            <given-names>M.</given-names>
            <surname>Slasten</surname>
          </string-name>
          .
          <source>FPGA-based Reconfigurable Computer Systems. Science and Information Conference (SAI), Oct 7-Oct 9</source>
          ,
          <year>2013</year>
          . London, UK. Рр.
          <volume>148</volume>
          -
          <fpage>155</fpage>
          .
        </mixed-citation>
      </ref>
      <ref id="ref7">
        <mixed-citation>
          16.
          <string-name>
            <given-names>V.A.</given-names>
            <surname>Gudkov</surname>
          </string-name>
          ,
          <string-name>
            <given-names>A.A.</given-names>
            <surname>Gulenok</surname>
          </string-name>
          ,
          <string-name>
            <given-names>V.B.</given-names>
            <surname>Kovalenko</surname>
          </string-name>
          ,
          <string-name>
            <given-names>L.M.</given-names>
            <surname>Slasten</surname>
          </string-name>
          <article-title>. Multi-level Programming of FPGA-based Computer Systems with Reconfigurable Macroobject Architecture</article-title>
          .
          <source>IFAC Proceedings Volumes, Programmable Devices and Embedded Systems</source>
          , Volume №
          <volume>12</volume>
          , part №1,
          <year>2013</year>
          . Рр.
          <volume>204</volume>
          -
          <fpage>209</fpage>
          .
        </mixed-citation>
      </ref>
    </ref-list>
  </back>
</article>